## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-206513

(43) Date of publication of application: 13.08.1993

(51)Int.Cl.

H01L 33/00

(21)Application number: **04-013393** 

(71)Applicant: SHARP CORP

(22)Date of filing:

28.01.1992

(72)Inventor: KONDO MASAFUMI

HOSOBANE HIROYUKI

KANEIWA SHINJI YOSHIDA TOMOHIKO **OBAYASHI TAKESHI** 

HATA TOSHIO


SUYAMA NAOHIRO

### (54) SEMICONDUCTOR LIGHT-EMITTING ELEMENT

(57)Abstract:

PURPOSE: To reduce the defect generated by lattice a distortion, to improve the coefficient of light emission, and to obtain a LED of low driving voltage by a method wherein an In1-x(GayAl1-y)xN layer is grown on a ZnO substrate or a SiC substrate through the intermediary of a buffer layer.

CONSTITUTION: In the semiconductor light-emitting element having a buffer layer 2 grown on a ZnO substrate or a SiC substrate 1 and In1-x(GayAl1-y)xN layers  $(0 < x \le 1, 0 < y \le 1)$  3 and 4 grown on the above-mentioned buffer layer 2, the buffer layer 2 consists of a multilayer body formed by alternately growing an layer, an In1-x(GayAl1-y)xN layer and AlN layer, or the laminated body consisting of an AIN layer and the multilayer body.



LEGAL STATUS

[Date of request for examination]

12.01.1996

[Date of sending the examiner's decision of rejection]

05.04.1999

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3105981

[Date of registration] 01.09.2000

[Number of appeal against examiner's 11-007132

decision of rejection]

[Date of requesting appeal against 28.04.1999 examiner's decision of rejection]

[Date of extinction of right]

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-206513

(43)Date of publication of application: 13.08.1993

(51)Int.Cl.

H01L 33/00

(21)Application number: 04-013393

(71)Applicant: SHARP CORP

(22) Date of filing:

28.01.1992

(72)Inventor:

KONDO MASAFUMI

HOSOBANE HIROYUKI

KANEIWA SHINJI YOSHIDA TOMOHIKO **OBAYASHI TAKESHI** 

HATA TOSHIO


SUYAMA NAOHIRO

## (54) SEMICONDUCTOR LIGHT-EMITTING ELEMENT

(57)Abstract:

PURPOSE: To reduce the defect generated by lattice a distortion, to improve the coefficient of light emission, and to obtain a LED of low driving voltage by a method wherein an In1-x(GayAl1-y)xN layer is grown on a ZnO substrate or a SiC substrate through the intermediary of a buffer layer.

CONSTITUTION: In the semiconductor light-emitting element having a buffer layer 2 grown on a ZnO substrate or a SiC substrate 1 and In1-x(GayAl1-y)xN layers  $(0 < x \le 1, 0 < y \le 1)$  3 and 4 grown on the above-mentioned buffer layer 2, the buffer layer 2 consists of a multilayer body formed by alternately growing an layer, an In1-x(GayAl1-y)xN layer and AlN layer, or the laminated body consisting of an AIN layer and the multilayer body.



LEGAL STATUS

[Date of request for examination]

12.01.1996

[Date of sending the examiner's decision of

05.04.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

3105981 [Patent number] 01.09.2000

[Date of registration] 11-007132 [Number of appeal against examiner's

decision of rejection]

28.04.1999 [Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

### (19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

### 特開平5-206513

(43)公開日 平成5年(1993)8月13日

(51)Int.Cl.<sup>5</sup>

識別記号 庁内整理番号 FΙ

技術表示箇所

H 0 1 L 33/00

A 8934-4M

審査請求 未請求 請求項の数4(全 5 頁)

(21)出願番号

特顯平4-13393

(22)出願日

平成 4年(1992) 1月28日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 近藤 雅文

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 細羽 弘之

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 兼岩 進治

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 弁理士 山本 秀策


最終頁に続く

#### (54)【発明の名称】 半導体発光素子

#### (57)【要約】

【目的】 ZnO基板またはSiC基板上にバッファ層 を介してIn<sub>1-x</sub> (Ga<sub>v</sub>Al<sub>1-v</sub>)<sub>x</sub>N層(但し、0 < x ≤1、0<y≤1)を成長することにより、格子歪によ る欠陥を減少させて発光率を向上させ、かつ駆動電圧の 低いLEDを得る。

【構成】 ZnO基板またはSiC基板1上に成長され たバッファ層2と、このバッファ層2上に成長された [ n<sub>1-x</sub> (Ga<sub>x</sub>Al<sub>1-y</sub>)<sub>x</sub>N層(但し、0<x≦1,0< y ≤ 1 ) 3 、4 と、を有する半導体発光素子。バッファ 層2は、(a) Al N層、(b) In<sub>1-x</sub> (Ga<sub>v</sub>Al 1-v) x N層とAIN層とが交互に成長されてなる多層 体、または(c) AIN層と前記多層体との積層体であ る。



#### 【特許請求の範囲】

【請求項1】ZnO基板またはSiC基板上に成長されたバッファ層と、

該バッファ層上に成長された $I_{n_{1-x}}$ ( $G_{a_x}A_{1_{1-y}}$ ) $_x$ N層(但し、 $0 < x \le 1$ 、 $0 < y \le 1$ )と、を有する半導体発光素子。

【請求項2】前記バッファ層がA1N層である、請求項 1記載の半導体発光素子。

【請求項3】前記バッファ層が $I_{n_{1-x}}$ ( $G_{a_v}A_{1_{1-v}}$ ) $_x$ N層(但し但し、 $0 < x \le 1$ 、 $0 < y \le 1$ )と 10  $A_1$ N層とが交互に成長されてなる多層体である、請求項1記載の半導体発光素子。

【請求項4】前記バッファ層がA1N層と請求項3記載の多層体との積層体である、請求項1記載の半導体発光素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はワイドギャップ半導体材料を使用した可視発光素子に関する。

[0002]

【従来の技術】 In GaAlN化合物半導体はワイドギャップ半導体であって、この化合物半導体は直接遷移型バンド構造を有することから、青色・緑色発光素子への応用が期待されている。特に、GaN化合物半導体の開発は盛んに行われており(例えば、Apply.Phys.Lett.48(5),p.353-355(1986))、MOVPE(有機金属化合物気相成長法)、ガスソースMBE(分子線成長法)を用いて成長を行う試みがなされている。GaN化合物半導体のエネルギーギャップは約3.39eV、波長は約366nmであり、これは紫外光である。

【0003】しかし、このGaNにII族元素をドープすると、青色エネルギー準位の発光中心が形成され青色LEDが実現する。また、GaNにInを添加して得られたInGaNはバンド端で青色・緑色発光が得られることから、高効率の可視LED及び可視LDが得られることが期待されている。更に上記GaN、InGaNのGaを一部あるいはすべてAIに置換すると格子定数の変化はほとんどなく、エネルギーギャップの増大、かつ屈折率低下を生じる。このInGaAIN層とGaN層あるいはInGaN層とのヘテロ接合は高効率LED及40びLDの実現に必要不可欠である。

[0004]

【発明が解決しようとする課題】 In Ga Al N等の窒化化合物半導体の場合、V族元素の窒素の解離圧が極めて高いこと等から、このもので基板となる大型単結晶を作製することは困難である。更に、異種基板にも窒化化合物半導体と物性の近い基板が存在しないことから、従来ではサファイア基板が使用されてきた。

【0005】図6にこのサファイア基板を用いた従来の フア層2が成長され、このバッファ層2上にアントーフ 半導体発光素子の断面を示す。半導体発光素子は、サフ 50 n-InGaN層3が成長され、この層3上にZnドー

ァイア基板 11、 Cの基板 11 上に順次成長された A1 N層 12、 n-Ga N層 13、および i-Ga N層 14 を有している。図中 15、 16 は電極である。

【0006】しかし、このサファイア基板11を使用した場合には、GaN層との格子定数差が10%以上あるため格子歪による欠陥が発生し、その結果発光率が低下する。更にサファイア基板11は絶縁物であるため、図6に示すようにLEDの電極16は素子の端面から取り出す必要がある。この電極形成工程は複雑で歩留まり良く製作することは困難である。しかも駆動電圧が高くなるため電流をあまり流せない等の問題があった。

【0007】本発明は上記問題点に鑑みてなされたものであり、ZnO基板またはSiC基板上にInGaAlN層を成長させることにより、製作が容易で、かつ高効率の半導体発光素子を提供することを目的とする。

[0008]

【課題を解決するための手段】本発明の半導体発光素子は、 $In_{1-x}$  ( $Ga_xAI_{1-y}$ ) $_x$ N層(但し、 $0 < x \le 1$ 、 $0 < y \le 1$ )と格子定数差の小さいZnOまたはSiCを基板として使用し、該基板とInGaAIN層とO間にAINバッファ層、またはAIN層とInGaAIN層とが交互に成長されてなるバッファ層を設けることを特徴とする。

[0000]

20

【作用】ZnOまたはSiCO半導体基板を使用することにより、基板の裏面全面に電極を取り付けることが可能となるために電極形成工程が非常に簡単となり歩留が向上する。また、電極面積が広くなるので駆動電圧の低いLEDが実現する。

【0010】更にGaN層に対するサファイア基板の格子定数差(△a/a)は13%を超えるが、GaN層に対するSiC基板、ZnO基板の格子定数差(△a/a)は2~3%と小さいため、格子歪に共なう格子欠陥ビット(穴)、クラック(ひび割れ)が低減される。【0011】特に、該基板とInGaAIN層との間に、AINのパツファ層またはAIN層/InGaAIN層の多層構造を有するパッファ層を配設すると、パッファ層は基板とInGaAIN層間の格子歪を更に緩和し、基板の結晶学的特性を伝達し、かつInGaAIN層と基板との濡れ性をよくしてInGaAIN層が結晶性良くなめらかに成長するのを助ける役割を果たす。これにより欠陥の少ない高効率の可視LEDが実現できる。

[0012]

【実施例】以下、本発明の実施例を図面を参照して説明 する。

【0013】図1に示すように、n型Zn〇基板1またはn型SiС基板1の(0001)面上に、A1Nバッファ層2が成長され、このバッファ層2上にアンドーブn-1nGaN層3が成長され、この層3上にZnF

プi-InGaN層4が成長されている。基板1として ZnO基板を使用する場合はn型電極 In 5が基板 1の 裏面に蒸着され、SiC基板1を使用する場合はn型電 極Ni/Au5が基板1の裏面に蒸着される。また、上 記i-InGaN層4にA1電極6が蒸着される。各層 の膜厚は任意であり、例えば、バッフア層2は500オ ングストロームとすることができ、アンドープnーIn GaN層3は3μmとすることができる。また、Znド ープi-InGaN層4は $0.3\mu$ mとすることができ

【0014】次に、本発明の半導体発光素子の製造法の 一例を説明する。

【0015】InGaAlN層3、4の成長には、公知 のMOCVD法、ガスソースMBE法を使用することが できる。

【0016】Gaソースとしては、トリメチルガリウム (TMG) またはトリエチルガリウム(TEG)を使用 することができる。A 1ソースとしては、トリメチルア ルミニウム (TMA) またはトリエチルアルミニウム (TEA)を使用することができる。 I n ソースとして 20 は、トリメチルインジューム(TMI)またはトリエチ ルインジューム(TEI)を使用することができる。V 族ソースとしては、アンモニア(NH<sub>3</sub>)を使用するこ とができ、不純物原料にはジエチルジンク(DEZ)を 使用することができる。

【0017】図1に示したように、n型ZnO基板1ま たはn型SiC基板1の(0001)面上に、成長時の 基板温度600℃で、500オングストロームのAIN バッフア層2、成長時の基板温度800~1000℃ で、3μmのアンドープn-InGaN層3、0.3μm 30 のZnドープi-InGaN層4をそれぞれ成長させ る。次いでZnO基板1を使用する場合は、n型電極Ⅰ n5を基板1に蒸着し、SiC基板1を使用する場合 は、n型電極Ni/Au5を基板1に蒸着する。

【0018】一方、i-InGaN層4に、直径500 μmのA1電極6を蒸着する。次いで、ダイシング、劈 開によりLEDチップに分割する。

【0019】上記実施例ではA1Nバッファ層2を用い たが、本発明の発光素子に使用されるバッファ層の構成 はこれに限定されず、例えば、図2~図4に示す構成と することができる。

【0020】図2に示した化合物半導体発光素子のバッ ファ層20は、20オングストロームのA1N層21と 20オングストロームのInGaN層22とを交互に積 層してなる多層体(150周期)であり、図3に示した 発光素子のバッファ層30は、20オングストロームの A1N層31、20オングストロームのInGaN層3 2、20オングストロームのAIN層31、40オング ストロームのInGaN層33、20オングストローム のAIN層3I、60オングストロームのInGaN層 50 達し、かつInGaAIN層と基板との濡れ性をよくし

34、・・・・・、20オングストロームのAIN層 31、200オングストロームのInGaN層35、2 0オングストロームのA1N層31というように、A1 N層と In Ga N層とを不規則に積層してなる多層体で

【0021】図4に示した発光素子のバッファ層40 は、AlN層41と、AlN層42/InGaN層43 の多層体との、積層体である。

【0022】尚、上記各実施例では発光層及び多層構造 10 中にInGaNを用いたが、GaNまたはInGaAl Nでも良い。すなわち、In<sub>1-x</sub> (Ga<sub>v</sub>Al<sub>1-v</sub>)<sub>x</sub>N層 において、0<x≤1、0<y≤1の条件を満たすもの であり、0<x<1、かつ0<y<1のとき、InGa Nとなり、y=1、かつ0<x≦1のときInGaNと なり、x=1、かつy=1のときGaNとなる。

【0023】上記のように、本実施例で作製されたLE Dは、半導体基板1裏面全面で電極6を取ることができ るため、工程が容易で歩留りが良い。

【0024】次に、図5に上記第1実施例によって得ら れた(図1で説明した) LEDと、従来のサファイア基 板上にm-i-n構造(電極、i-GaN層、n-Ga N層)を有する(図6で説明した)LEDのI-V特性 を示す。図5において、(a)は第1実施例で得られた LEDのI-V特性を示し、(b)は従来例で得られた LEDのI-V特性を示す。

【0025】第1実施例で得られたLEDでは、立ち上 がり電圧は5Vであり、これは従来例の7.5Vに比べ 大幅に低減されていた。更に10mA時の外部量子効率 は0.2%であり、従来例の0.1%に比べ大幅に増大 した。これらのことは、本実施例によるLEDは、格子 歪から生じる格子欠陥が著しく低減したことを示してい

[0026]

【発明の効果】本発明によれば、ZnO基板またはSi C基板上にバッファ層を介して In<sub>1-x</sub> (Ga,A 1,-v) x N層を成長させているので、格子定数差を従来 のサファイア基板を使用した場合に比べて小さくするこ とができ、格子歪による欠陥を減少させることができて 発光率を向上させることができる。更に、上記ZnO基 板またはSiC基板の裏面全面からLEDの電極を取り 出すことができるから、電極形成工程が容易となり歩留 が向上する。また、電極面積が広くなるので、駆動電圧 の低いLEDが実現する。

[0027]特に、基板とInGaAIN層との間に、 A丨N層のバツファ層またはA丨N層/InGaAlN 層の多層構造を有するバッファ層を配設することによ り、このバッファ層で基板とInGaA1N層間の格子 歪を更に緩和することができ、基板の結晶学的特性を伝 5

てInGaAIN層が結晶性良くなめらかに成長するのを助ける役割を果たす。これにより欠陥の少ない高効率の可視LEDが実現できる。

#### 【図面の簡単な説明】

【図1】本発明の第1実施例である半導体発光素子の断面図である。

【図2】本発明の第2実施例である半導体発光素子の断面図である。

【図3】本発明の第3実施例である半導体発光素子の断面図である。

【図4】本発明の第4実施例である半導体発光素子の断\*


#### \*面図である。

【図5】実施例で得られた半導体発光素子と従来例の半 導体発光素子のI-V特性を示す図である。


【図6】従来例の半導体発光素子の断面図である。 【符号の説明】

- 1 n型ZnO基板またはn型SiC基板
- 2 格子歪緩和バッファ層
- 3 アンドープn-InGaN層
- 4 Znドープi-InGaN層
- 10 5 n型電極
  - 6 A1電極


[図2] (図5)



[図3] 【図6】



【図4】



フロントページの続き

(72)発明者 ▲吉▼田 智彦

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 大林 健

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 幡 俊雄

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 須山 尚宏

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内